Citation 3

(Translation of Relevant parts and Abstract)

Japanese Patent Application Laying Open (KOKAI) No. 63-254530 laid open to the public October 21, 1988

Japanese Patent Application No. 62-88233 filed April 10, 1987

Priority(ies) claimed: None

Applicant(s): NEC Corporation, Tokyo, Japan

Inventor(s): Eiji TANITSU, Japanese citizen

Title of Invention: INFORMATION PROCESSOR

Detailed Description of the Invention:

The object of the present invention is to provide an information processing unit adapted to be able to execute processes and to avoid idling an information processing resource by saving and managing a usage status of arithmetic function blocks, saving an instruction from each process, and if an execution of an instruction from a process is suspended, selecting an executable instruction from another process and starting an execution of the instruction, and removing the fault with making the arithmetic result to be stored.

[Means for Solving the Problems]

The information processing unit according to the present invention includes a group of registers, a status register, selecting means, and saving means.

A group of registers is for executing a plurality of processes, and status registers are for saving usage statuses of arithmetic function blocks.

Selecting means are for selecting an executable instruction among processes of information within status registers.

Saving means is for saving and taking around identifying information of a process including the selected instruction and identifying information of a register used.

Citation 3

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

63-254530

(43) Date of publication of application: 21.10.1988

(51) Int.CI.

G06F 9/38

G06F 9/38

(21) Application number: 62-088233 (71) Applicant: NEC CORP

(22) Date of filing: 10.04.1987 (72) Inventor: TANITSU EIJI

(54) INFORMATION PROCESSOR

(57) Abstract:

PURPOSE: To improve the throughput of a digital information processing system by starting the execution of an information processor after selecting the executable instructions in plural processes so that an instruction executing function is utilized with high efficiency.

CONSTITUTION: An instruction of the k-th process (k) is supplied to a k-th instruction register 10-k and the execution of this instruction is started. In this case, the preceding instruction of the process (k) tries to rewrite the register contents to be used by an internal instruction of the register 10-k. Under such conditions, said register contents are detected by the flip-flop groups 30-1W30-n and 4. While a decoder 5 selects the executable instruction words stored in decoders 20-1W20-n based on the contents of an instruction register 10-m and sends them to the next stage.

Copyright (C); 1998,2003 Japan Patent Office

特閒昭63-254530(4)




Fig.

19日本国特許庁(JP)

⑩ 特許出願公開

⑩公開特許公報(A)

昭63-254530

Mint Ci.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)10月21日

G 06 F 9/38

3 1 0 3 5 0 F-7361-5B A-7361-5B

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称 情報処理装置

②特 願 昭62-88233

纽出 願 昭62(1987)4月10日

⑫発 明 者 谷 津 英 司

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 顋 人 日本電気株式会社 東京都港区芝5丁目33番1号

②代 理 人 弁理士 井ノ口 壽

明 細 書

1.强明の名称

情報処理萎攬

2.特許請求の範囲

複数のプロセスを実行するためのレジスタ群と、 複数の演算機能プロックの使用状態を保持するための状態レジスタと、前記状態レジスタの内部の情報から複数のプロセスのなかの実行可能な命令を選択するための選択手数と、前記選択された命令の関するプロセスの機別情報をよび使用するレジスタの歳別情報を保持してもちまわるための保持手致とを具備して構成したことを関策とする情報処理装置。

8.発明の詳細な説明

(産業上の利用分野)

本発明は電子計算機など、各値デイジタル情 報処理鉄能内で使用される中央処理報道に関す る。

(従来の投衍)

従来、中央処理装置では、その命令処理能力を向上するために積々の工夫がされており、その典形的を例としてパイプライン制御方式が公知である。パイプライン制御方式では、例えば命令実行の手限を「個のフェーズに分割し、各フェーズの実行時間を「としたとき、 敢初の命令の結果は「×「時間の後に待られるが、「時間ごとに会うの実行を開始すれば、結果として「時間ごとに実行結果が得られる。

(発明が解決しようとする問題点)

上述した従来のパイプライン処理方式においては、先行する命令の処理が完了する前に後続命令の処理が開始される。このとき、後続する命令で使用される演算レジスタ、または記憶領域が先行する命令により、現在、普換えられようとしているケース、および後続する命令で使用される演算機能プロックが使用中であるケース等には、以後の命令処理は先行する命令の処理完了まで中断される。

その間、先行命令によつて使用されていない 情報処理資源としての演算機能プロック、およ び命令処理ステージは遊休してしまりと云り欠 点がある。

本発明の目的は、複数のプロセスを実行できるようにしておき、複数の復算機能プロックの使用状態を保持、管理して、各プロセスからの命令を保持し、プロセスの命令の実行が中断状態となった場合には実行可能な他のプロセスの命令を選択して実行を開始させ、複算結果を格納できるようにして上記欠点を除去し、情報処理要像の遊休することがないように構成した情報処理要像を提供することにある。

(開盤点を解決するための手段)

本発明による情報処理袋性はレジスタ群と、 状態レジスタと、選択手段と、保持手段とを具 備して構成したものである。

レジスタ群は複数のブロセスを実行するため のものであり、状態レジスタは複数の演算機能 ブロックの使用状態を保持するためのものであ

11-1.11-2 ······ 11-n はそれぞれステージ、12-1、12-2 ····· 12-n はそれぞれレジスタ、15-1、15-2 ····· 15-n はそれぞれ復奪機能プロック、16-1、16-2 ····· 16-n はそれぞれレジスタである。

第1図にかいて、レジスを詳10-1.10
-2……10-nはそれぞれ複数のプロセスに
対応するレジスタ群かよび命令レジスタであり、
30-1.30-2……30-nはそれぞれ各
レジスタ群内のレジスタの利用状態を示すフリ
ップフロップ群である。フリップフロップ群3
0~1.30~2……30-nは、命令の実行
開始時には命令デコーダ20-1.20-2…
…20-nにより音換えられるレジスタに対応
する位置が"1"にセットされ、命令の終了時
に"0"にリセットされる。

フリップフロップ群もはn個の演算機能プロ ックに対応したフリップフロップ群であり、命 令の宛始時に使用される機能プロックの位置を ۵.

選択手段は、状態レジスタの内部の情報から 複数のプロセスのなかの実行可能な命令を選択 するためのものである。

保持手段は、選択された命令の属するプロセスの酸別情報、および使用するレジスタの競別情報、および使用するレジスタの競別情報を保持してもちまわるためのものである。
(実 施 例)

次に、本発明について図面を参照して説明ナ

第1図は、本勢明による情報処理接位の一実施例を示すプロック図である。第1図において、
10-1.10-3 …… 10-nはそれぞれ命令レジスタ、20-1,20-3 …… 20-nはそれぞれ第1の形式の命令デコーダ、30-1,30-2 …… 30-nはそれぞれフリップフロップ牌、4はフリップフロップ牌、5は第2の形式のデコーダ、60-1,60-2 …… 60-nはそれぞれレジスタ牌、7はセレクタ、8は第3の形式のデコーダ、90はセレクタ、

第1の形式のデローダ20-1,20-2…… 20-nにより*1*にセットされ、命令の終 了時に*0*にリセットされる。

第2の形式のデコーダ5の出力はセレクタ90の選択信号であり、フリンプフロンプ第30-1,30-2…… 30-n、および第1の形式のデコーダ20-1,20-2…… 20-n
の情報から英行開始可能なプロセスの命令胎を求め、命令レジスタ10-1,10-2……10-nの内容のなかから選択する。第2の形式のデコーダ5はフリンプフロンプ解30-1,30-2……30-n、およびフリンプロンプ解4のセントダイミング信号を作成するとともに、命令船のブロセスの設別情報を作成する。

レジスタ12-1,12-2…… 12-nは 各命令実行ステージのなかの命令闘のプロセス 識別情報を保持するレジスタであり、レジスタ16-1,16-2…… 16-nはレジスタ12-1,12-2…… 12-nおよび命令爵の 情報から待られる複算結果の格納先、およびフ

特開昭63-254530(3)

リップフロップ30-1.30-2…… 30a.4のリセット位置情報を保持している。

いま、解 k のプロセス k の命令が第 k の命令 と レジスタ10~k に入り、 実行を開始しようとしたが、 このプロセスの先行する命令が命令と シスタ10~k の内部の命令が使用したいいいな スタ内容を番換えようとしていたり、 あるの命令が命令レジスタ10~k の内部の命令が健用したい 減算機能を使用している などの が は かって アングロップ 伊 3 0~1 , 3 0~2 …… 3 0~n、 4 により 検出されると、 第 2 0 形式のデコーダ 6 は 第 1 の形式のデコーダ 2 0~n に 格納された 情報 から 実行可能 な命令 B を命令レジスタ 1 0~n の内容により選択し、 次ステージへ送出する。

このとき、命令レジスタ10-mが使用するレジスタおよび食算機能プロンク15-mに対応するレジスタ群30-m、4の対応位置を"1"にセントする。この命令の実行終了時、レジスタ18-iによりレジスタ群30-m、4

12-1.12-2……12-n.16-1,16 -2……16-n …レジスタ 15-1,15-2……15-a…演算機能プロ の対応位置を"り"にりセットする。

以上のように複数プロセスの内部の命令 か ら実行可能な命令を選択できるので、各命令の 実行機能の未使用時間が少なくなる。

(発明の効果)

以上説明したよりに本発明は、複数プロセス の内部の実行可能な命令を選択して実行を超動 することにより、命令実行機能を効率よく利用 できるので、デイジタル情報処理システムのス ループントが向上できると云り効米がある。

4、図館の簡単な説明

第1四は、本発明による情報処理装置の一実 施例を示すブロック図である。

10-1.10-2---10-n …命令レジスタ
20-1.20-2---20-n,5,8 …デコー

30-1,30-2……30-0,4,60-1, 50-2……60-n -フリップフロップ辞 7,90…セレクタ 11-1,11-2……11~n…ステージ

存許出組人 日本電気徐式会社

代理人 弁理士 井 ノ ロ 海

特開昭63-254530(4)

